PACKAGE

Patent Number:

JP4336702

Publication date:

1992-11-24

Inventor(s):

NAKAJIMA YASUHARU

Applicant(s):

MITSUBISHI ELECTRIC CORP

Requested Patent:

☐ JP4336702

Application

JP19910107857 19910514

Priority Number(s):

IPC Classification:

H01P5/02; H01P1/04; H01P3/08;

EC Classification:

Equivalents:

JP2605502B2

Abstract

PURPOSE:To reduce the loss and to decrease the VSWR by forming an internal high frequency transmission line in a cavity of a package with a coplaner line.

CONSTITUTION:An internal high frequency transmission line comprising plural metallic thin films 18, 19 in a cavity is formed as a coplaner line 20. In thip case, it is possible to make the width of a signal lint suitable for the with of a microstrip line on an IC chip by selecting properly an interval between the signal line and a ground metal to reduce the loss and the VSWR. Moreover, an external coplaner line 10 and the internal high frequency transmission line are connected by plural via holes 11 and via holes of coaxial structure to enhance the isolation among ports at the mount of a multi-port IC chip thereby obtaining an advantageous package in the circuit integration.

Data supplied from the esp@cenet database - I2

(12)特許公報 (B 2)

(11)特許番号

第2605502号

(45) 双行口	平成9年(1997)4月30E	7

(24)登録日 平成9年(1997)2月13日

(51) Int. Cl. 6	識別記号 庁內整理番号	F I				技術表示簡
H01P	5/08		H01P	5/08	M	÷
	1/04		.*	1/04		
	3/08			3/08		
// H01L	23/04		H 0 1 L	23/04	F	•
	請求項の数3			٠	(全6頁)	
(21) 出願番号	特願平3-107857		(73)特許権	老 00000	16013	
(21)山阴田	行房 →3 101001		(13)竹町17里	•	機株式会社	
(22)出願日	平成3年(1991)5月14日				ベルスム L 千代田区丸の内二	丁月2番3号
(22) Шия п	+),C3+(1331/3/)1114	· [(72) 発明者			, дещол
(65)公開番号	特開平4-336702		(12/)0/1-0		端原4丁目1番地	三菱電機株式会
(43)公開日	平成4年(1992)11月24日		光・マイクロ波デバイス研究所内			
	1,2011 (2005) 1177 217	.	(74)代理人		宮田 金雄 (
-			審査官	岸田	伸太郎	
			(56)参考文	献特開	平2-226748 ()	P, A)
,				特開	平2-62064 (J	P, A)
				特開	平1-270326(〕	JP, A)
•				特開	平2-148901 ((P, A)
•		·		特開	平2-87701 (J	P, A)
-			-	特開	昭63-318802(J P, A)
		.		実開	昭61-191607(JP, U)
٠						

(54) 【発明の名称】パッケージ

1

(57)【特許請求の範囲】

【請求項1】パッケージ基板と、このパッケージ基板上に装着されたパッケージ側壁と、前記パッケージ側壁により囲まれて形成されたキャビティを封止するフタと、前記キャビティ内に設けられた半導体集積回路チップを実装するダイボンディング領域と、前記キャビティ内に設けられた誘電体基板の表面上に金属薄膜からなる内部高周波伝送線路を有し、前記パッケージ基板の底面部に金属薄膜により形成したリード端子をなす外部コプレーナ線路と、前記内部高周波伝送線路と前記外部コプレーナ線路を電気的に接続する金属からなるバイアホールとから構成されたパッケージにおいて、前記キャビティ内に形成される前記内部高周波伝送線路を、コプレーナ線路で構成し、前記内部高周波伝送線路と外部コプレーナ線路のそれぞれの接地金属間を金属からなる複数のバイ

2

アホールにより接続したことを特徴とするパッケージ。 【請求項2】請求項1に記載のパッケージにおいて、内 部高周波伝送線路と外部コプレーナ線路を同軸構造のバ イアホールにより接続したことを特徴とするパッケー ジ。

【請求項3】請求項1に記載のパッケージにおいて、前記ダイボンディング領域に面する一辺について2対以上のコプレーナ線路を有することを特徴とするパッケージ。

0 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、高速に、あるいは高周 波帯で動作する半導体装置を実装するパッケージに関す るものである。

[0002]

【従来の技術】図6(a)~(c)は従来のパッケージ の一例を示す図で、図6 (a) は一部を破断した平面 図、図6 (b) は、図6 (a) の要部のA-A線による 断面図、図6(c)は、図6(a)の底面図である。ま た、図7はパッケージの要部を拡大して示した斜視図で ある。図6において、1はセラミックなどからなるパッ ケージ基板、2はセラミックあるいは表面をメタライズ したセラミックなどからなるパッケージ側壁であり、パ ッケージ基板1の表面上に装着されている。 パッケージ 側壁2のパッケージ基板1に接しない上端面は、金など 10 の金属やコバールなどの合金からなるフタ3により封止 されている。4は前記パッケージ基板1の表面にメタラ イズ5を施したダイボンディング領域、6はセラミック などからなる誘電体基板であり、この誘電体基板6の表 面上に金属薄膜からなる内部高周波伝送線路7が形成さ れ、ダイボンディング領域4、誘電体基板6、内部高周 波伝送線路7はパッケージ基板1とパッケージ側壁2と フタ3により囲まれたキャビティ内に構成されている。 また、パッケージ基板1の底面部に、接地金属薄膜8と 信号線金属薄膜9が形成され、これらにより外部コプレ 20 ーナ線路10を構成し、その信号線金属薄膜9は金属か らなるバイアホール11により内部高周波伝送線路7と 電気的に接続した構造となっている。

【0003】次に、動作を図8を参照して説明する。図 8 (a), (b)は、図6のパッケージに半導体集積回 路チップを実装した状態の一例を示す図で、図8 (a) はパッケージ内部を一部破断して示した平面図であり、 図8(b)は、図8(a)のA-A線による断面図であ る。図8において、例えばガリウム砒素(GaAs)や シリコン(Si)などの半導体基板の表面上にトランジ スタ,抵抗、キャパシタ、インダクタなどを用いて所定 の機能を実現した半導体集積回路チップ(以下、ICチ ップと略す) 12をメタライズ5の表面上のダイボンデ ィング領域4に金・スズ (AuSn) などのはんだを用 いてダイボンドし、ICチップ12の表面上にあって、 電気信号を入出力するためのパッド13と誘電体基板6 上の内部髙周波伝送線路7を、例えば金ワイヤ14など により接続している。そして、外部コプレーナ線路10 より入力された髙周波信号(以下、RF信号と略す) は、バイアホール11を通して内部高周波伝送線路7に 40 コプレーナ伝搬モードからマイクロストリップ伝搬モー ドに変換されて伝送される。さらに、このRF信号は金 ワイヤ14を介してパッド13に伝送されてパッケージ 外部よりICチップ12とRF信号を授受することとな る。

[0004]

【発明が解決しようとする課題】従来のパッケージは以 上のように構成されているので、メタライズ5と内部高 周波伝送線路7よりなるマイクロストリップ線路上を介 し、RF信号がICチップ12のマイクロストリップ線 50 チップを実装する場合でもRF信号ポート間の電磁界的

路15に伝送される。マイクロストリップ線路15の線 路幅が通常70~110μmであるのに比較し、パッケ ージの内部髙周波伝送線路7の線路幅が約300~50 0μmと太いため、金ワイヤ14による接続部において 髙周波的な不整合を生じ、損失が増大し、定在波比(以 下、VSWRと略す)が劣化するという問題点があっ た。

【0005】また、一辺に複数のRF信号入出力用のパ ッドを有するICチップ(以下、多ポートICチップと 称す)を実装する場合、複数の内部高周波伝送線路7を 伝送されるRF信号が相互に電磁界的な結合を発生し、 RF信号ポート間のアイソレーションが低下するととも に、集積化の点で不利であるという問題点があった。

【0006】本発明は、上記のような問題点を解消する ためになされたもので、髙周波的な不整合を抑止し、低 損失、かつ低VSWRのパッケージを実現するととも に、多ポートICチップなどの実装時に各ポート間のア イソレーションを高めることができ、集積化の上でも有 利なパッケージを得ることを目的とする。

[0007]

【課題を解決するための手段】本発明に係る請求項1に 記載のパッケージは、キャビティ内に複数の金属薄膜か らなる内部高周波伝送線路をコプレーナ線路として構成 したものである。

【0008】また、外部コプレーナ線路の接地金属と、 コプレーナ線路となる内部高周波伝送線路の接地金属を それぞれ金属からなる複数のバイアホールにより接続し たものである。

【0009】また、請求項2に記載のパッケージは、外 部コプレーナ線路と内部髙周波伝送線路を同軸構造のバ イアホールにより接続したものである。

【0010】さらに、請求項3に記載のパッケージは、 ダイボンディング領域に面する一辺につき少なくとも2 対のコプレーナ線路を有する構造としたものである。

[0011]

【作用】本発明に係る請求項1に記載の発明において は、内部高周波伝送線路をコプレーナ線路として構成し たので、その信号線と接地金属との間隔を適切に選択す ることにより、信号線の線路幅をICチップ上のマイク ロストリップ線路の線路幅と適合させることが可能とな り、損失を低く抑え、VSWRも下げることができる。

【0012】また、本発明の請求項2に記載の発明にお いては、外部コプレーナ線路と内部高周波伝送線路を複 数のバイアホールや同軸構造のバイアホールにより接続 したので、高周波的な不整合も少なく、かつアイソレー ションを高めることが可能である。

【0013】さらに、本発明の請求項3に記載の発明に おいては、内部高周波伝送線路として一辺につき少なく ・とも2対のコプレーナ線路を有するので、多ポートIC

な結合を抑制し、アイソレーションを向上させることが 可能であるとともに、パッケージ内の高集積化を図るこ とも可能となる。

[0014]

【実施例】以下、本発明の実施例を図について説明す る。図1 (a) ~ (c) は本発明の第1の実施例である パッケージを示す図で、図1(a)はパッケージの内部 および外部を示す一部を破断した平面図、図1(b) は、図1 (a) のA-A線による断面図、図1 (c) は、図1 (a) の底面図である。また、図2は、図1 (a) の要部を拡大して示した部分斜視図である。図1 において、1ないし6および8ないし11は図6,図7 の従来例と同一または相当部分を示す。誘電体基板6の 表面上に金属薄膜からなるパッケージ内部の接地金属薄 膜18と、所定の線路幅および接地金属薄膜18と、所 定の線路幅および接地金属薄膜18との所定間隔を有す る金属薄膜からなる内部信号線金属薄膜19が形成され ている。これら接地金属薄膜18と内部信号線金属薄膜 19により高周波伝送線路として動作する内部コプレー ナ線路20を構成している。また、内部コプレーナ線路 20 20の接地金属薄膜18は、金属からなる複数のバイア ホール11により外部コプレーナ線路10の接地金属薄 膜8と電気的に接続している(図2参照)。

【0015】図3 (a) ~ (c) は本発明の第2の実施 例であるパッケージを示す図で、図3(a)はパッケー ジの内部および外部を示す一部を破断した平面図、図3 (b) は、図3 (a) のA-A線による断面図、図3 (c) は、図3 (a) の底面図である。また、図4は、 図3(a)の要部を拡大して示した斜視図である。図3 において、1ないし6、8ないし10および18ないし 30 20はそれぞれ図1の実施例と同一または相当部分を示 し、21 a は前記内部信号線金属薄膜19と信号線金属 薄膜9の間を誘電体基板6を貫通して電気的に接続する 信号線バイアホールであり、21bはパッケージキャビ ティ内の接地金属薄膜18と外部コプレーナ線路10の 接地金属薄膜8を接続する接地線バイアホールである。 前記信号線バイアホール21aおよび接地線バイアホー ル21 bにより同軸線路21を構成している。この同軸 線路21は、髙周波伝送線路の一形態をなし、外部コプ レーナ線路10と内部コプレーナ線路20との間にあ り、RF信号の授受を不整合を少なく低損失、かつ低V SWRで行う。

【0016】次に、上記図1または図3(ここでは図 のパッケージにICチップ12を実装した場合の動 作について図5(a), (b)を参照して説明する。図 5 (a) は本発明の第1の実施例のパッケージにICチ ップ12を実装した状態のパッケージ内部および外部を 示す平面図であり、図5(b)は、図5(a)のAーA 線による断面図である。例えば、GaAsやSiなどの 半導体基板の表面上に所定の機能を実現した I Cチップ 50

12をダイボンディング領域4にAuSnなどのはんだ や導電性樹脂などを用いてダイボンドし、ICチップ1 2の表面上にあり、電気信号を入出力するためのパッド 13と内部信号線金属薄膜19を金ワイヤ14などによ り接続している。外部コプレーナ線路10より入力され たRF信号は、バイアホール11を通して内部コプレー ナ線路20にコプレーナ伝搬モードとして伝送される。 さらに、このRF信号は金ワイヤ14を介してパッド1 3に伝送されて、パッケージ外部より1Cチップ12と

RF信号を授受する。内部コプレーナ線路20をRF信 号が伝送されるので、RF信号の電磁界が内部信号線金 属薄膜19と接地金属薄膜18間に集中した状態となっ ている。

【0017】なお、上記実施例においては、接地金属薄 膜(8および18)間の接続を同軸線路構造もしくは一 対のRFポートにつき4本のバイアホールを用いる場合 について示したが、5本以上のバイアホールを持つ構造 としてもよい。また、ダイボンディング領域に面する一 辺につき2対の内部コプレーナ線路を有する場合につい て述べたが、多ポートICに対応させて、3対以上の内 部コプレーナ線路を配設する構造としても同様の効果が 得られる。さらに、一辺につき2対のRF信号を入出力 する内部コプレーナ線路を有するだけでなく、一辺にR F信号を入出力する内部コプレーナ線路と、直流バイア スをICチップに印加するなどのポートを混在させる構 造としてもよい。また、ICチップとして髙周波領域で 動作しRF信号を入出力する場合について述べたが、高 速動作するディジタルICチップを実装する場合にも同じ 様の効果を奏することはいうまでもない。

[0018]

40

【発明の効果】以上説明したように、請求項1に記載の 発明によれば、パッケージのキャビティ内の内部高周波 伝送線路をコプレーナ線路で構成したので、その信号線 の線路幅をICチップ上のマイクロストリップ線路の線 路幅と適合させることが可能となり、損失を低く抑え、 VSWRも下げることができる。

【0019】また、請求項<u>2に</u>記載の発明によれば、外 部コプレーナ線路と内部コプレーナ線路を複数のバイア ホールや同軸構造のバイアホールで接続する構造とした ので、高周波的な不整合も少なく、かつアイソレーショ ンを高めることが可能となる。

【0020】さらに、請求項3に記載の発明によれば、 内部髙周波伝送線路として、一辺につき2対以上のコプ レーナ線路を配設したので、多ポートICチップを実装 する場合でも、各RF信号ポートを伝送するRF信号の 電磁界が、対応する内部コプレーナ線路に集中して伝搬 され、他のポートへの漏洩,結合を抑制し、高いアイソ レーションを有するとともに、集積化を高めることが可 能となるという効果がある。

【図面の簡単な説明】

【図1】本発明の第1の実施例によるパッケージの内部 および外部の構成を示す図である。

【図2】図1の要部を拡大して示した部分斜視図であ

【図3】本発明の第2の実施例によるパッケージの内部 および外部の構成を示す図である。

【図4】図3の要部を拡大して示した部分斜視図であ る。

【図5】図1の第1の実施例のパッケージにICチップ を実装した状態を示す内部および外部の構成を示す図で 10 ある。

【図6】従来のパッケージの内部および外部の構成を示 す図である。

【図7】図6の要部を拡大して示した部分斜視図であ

【図8】従来のパッケージにICチップを実装した状態 の内部および外部の構成を示す図である。

【符号の説明】

- パッケージ基板
- パッケージ側壁

フタ

ダイボンディング領域

メタライズ

誘電体基板

内部髙周波伝送線路

接地金属薄膜

9 信号線金属薄膜

外部コプレーナ線路 10

バイアホール

・半導体集積回路チップ

1 3 パッド

金ワイヤ 14

マイクロストリップ線路 15

18 接地金属薄膜

内部信号線金属薄膜 19

20 内部コプレーナ線路


2 1 同軸線路


信号線バイアホール 21 a

接地線バイアホール 2 1 b


【図1】

【図2】







【図4】




【図3】






【図5】



【図6】



[図8]

